

**II KOLOKVIJUM
IZ PREDMETA
LOGIČKO PROJEKTOVANJE RAČUNARSKIH SISTEMA I
27.06.2014. (Radi se 30 min)**

Ime i prezime: _____

Broj indeksa: _____

1. U okviru eksperimentalnog procesorskog sistema potrebno je realizovati registar ukupne širine 4 bita, nad kojim je moguće raditi operacije:
- | | |
|---------------------------------|------------------------------------|
| a. Upis sadržaja. | d. Cirkularno pomeranja u desno. |
| b. Čitanje sadržaja. | e. Aritmetičkog pomeranja u levo. |
| c. Cirkularno pomeranja u levo. | f. Aritmetičkog pomeranja u desno. |

Pri impementaciji voditi računa da je podrazumevani sadržaj registra predstavljen kao označen (**u prvom komplementu**)! Rešenje se predaje na ovom papiru.

Pri formiranju VHDL koda navedenog modula, alocirati sledeće portove:

```
i_clk : in STD_LOGIC; -- takt
i_rst : in STD_LOGIC; --reset u negativnoj logici (nula resetuje blok)
i_ulaz : in STD_LOGIC_VECTOR (3 downto 0); --prosledjuje sadrzaj pri operaciji upisa
i_selektor: in STD_LOGIC_VECTOR (2 downto 0); --proizvoljno opredeliti koja vrednost ovog ulaza inicira neku operaciju
i_enable: in STD_LOGIC; -- visok nivo definise trenutak kada se sadzaj selektora zahvata i radi se trazena operacija
o_izlaz : out STD_LOGIC_VECTOR (3 downto 0); --izlazni port za prikaz sadrzaja
```